5.2 并行性管理与硬件结构