任务2.2 常用的集成组合逻辑电路
常用的集成组合逻辑电路有编码器、译码器、数据选择器、加法器和数值比较器等，本任务主要对它们的基本工作原理、逻辑功能和使用方法进行分析和讨论，并对其相应的中规模集成电路进行简要介绍，以期达到正确使用这些器件实现电路功能的目的。
2.2.1 编码器
1．编码及编码器的概念
用文字、数码、符号等字符表示特定对象的过程，称为编码。换句话说，在数字系统中，用多位二进制数码0和1按某种规律排列，组成不同的码字，用以表示某一特定的含义，称为编码。如常见的电话号码、学生学号、邮政编码等均属编码，只不过它们都是利用十进制数码进行编码的。
能实现编码操作的数字电路（逻辑电路）称为编码器。编码器输入的是被编的信号，输出的是所使用的二进制代码，其结构框图如图2-7所示。
图2-7 编码器结构框图
通常输入变量（信号）的个数m与输出变量的位数n之间应满足m≤2n。习惯上我们把有m个输入端、n个输出端的编码器称为m线-n线编码器。
2．编码器的分类
根据被编信号的不同特点和要求，编码器可分为普通编码器和优先编码器；根据输出代码的位数与输入信号数之间的关系，编码器可分为二进制编码器和二-十进制编码器两类。其中，普通编码器的输入变量是互相排斥的，即每一时刻只能有一个输入端提出编码要求。或者说编码器任何时刻只能对其中一个输入信息（号）进行编码，否则输出端将发生混乱。
而优先编码器可以同时有几个输入端提出编码要求，但电路只对其中优先级别最高的信号进行编码，其他信号均不被编码。其输入信号的优先级别是设计人员根据需要预先确定的。在实际产品中均采用优先编码器。
（1）二进制编码器
1位二进制数有0、1两个数码，可以表示2个信号。
2位二进制数码有4种取值组合，可以表示4个信号。
3位二进制数码有8种取值组合，可以表示8个信号。
…
n位二进制代码有2n种取值组合，可以表示2n个信号。
用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。显然，二进制编码器输入信号的个数N与输出变量的位数n之间满足N=2n的关系，其结构框图如图2-8所示。
图2-8 二进制编码器结构框图
目前常用的都是优先编码器，如74LS148是3位二进制（8线-3线）集成优先编码器，图2-9是它的逻辑功能示意图（逻辑符号）。
图2-9 74LS148逻辑功能示意图
1）
为信号输入端，低电平有效，
为最高优先级，
为最低优先级。即只要
，无论其他输入端是0还是1，输出只对
编码，且对应的输出为反码有效，
。
2）
为使能输入端，又叫控制端（选通输入端），低电平有效。
只有
时编码器才工作；
时编码器不工作，此时，输出都是1。
3）
为使能输出端，又称选通输出端，低电平表示“无编码信号输入”。
当
允许工作时，如果
端有信号输入，
；若
端无信号输入，
。
4）
为扩展输出端，低电平表示“有编码信号输入”，即用于标记输入信号是否有效。
当
时，只要有编码信号，
就是低电平，即
。
优先编码器74LS148的功能表见表2-5。
表2-5 优先编码器74LS148的功能表
（续）
（2）二-十进制编码器
将十进制数0～9编成二进制代码的电路，即用4位二进制代码表示1位十进制数的编码电路，称为二-十进制编码器。
该编码器的输入是代表0～9的10个信号（N=10），输出是4位二进制代码，故称10线-4线编码器。8421BCD码编码器就是最常用的一种二-十进制编码器，其功能示意图如图2-10所示。
图2-10 二-十进制编码器功能示意图
常用的二-十进制优先编码器有74LS147，它把I0～I9的10个状态（数）分别编成10个BCD码。其中，I9的优先权最高，I0的优先权最低，其功能表见表2-6（表中没有I0，是因为当I1～I9都为高电平1时，输出Y3Y2Y1Y0=1111，原码为0000，相当于输入I0请求编码）。
表2-6 优先编码器74LS147的功能表
优先编码器74LS147的输入端和输出端都是低电平有效，输入低电平0时，表示有编码请求，输入高电平1无效。I9的优先权最高，I0的优先权最低，即当I9=0时，其余输入编码信号无效，电路只对I9进行编码，输出Y3Y2Y1Y0=0110，为反码，原码为1001，其余类推。
2.2.2 译码器
1．译码及译码器的概念
译码是编码的逆过程，是把二进制代码所表示的特定信息翻译出来的过程。如果将代码比作电话号码，那么译码就是按照电话号码找用户的过程。而能够实现译码功能（操作）的电路称为译码器，其功能与编码器正好相反。译码器的用处有很多，如用于数字仪表中的显示译码器，计算机中普遍使用的地址译码器、指令译码器，数字通信设备中广泛使用的多路分配器等。
2．译码器的分类及框图
根据译码信号的特点可把译码器分为二进制译码器、二-十进制译码器、显示译码器。译码器输入的是二进制代码，输出的是与输入代码相对应的信息，其结构框图如图2-11所示。
图2-11 译码器结构框图
将n个输入代码转换为对应的m个输出信号的过程就是译码。显然，输入代码的位数n与输出的信号数m应满足m≤2n的关系。
（1）二进制译码器
把二进制代码的所有组合状态都翻译出来的电路即为二进制译码器，其输入、输出端子数满足m=2n。如2线-4线译码器、3线-8线译码器、4线-16线译码器。图2-12所示为3线-8线译码器的示意图。
图2-12 3线-8线译码器示意图
图中，A2、A1、A0为3位二进制代码输入端，Y7～Y0是与代码状态相对应的8个信号
输出端，其输出逻辑表达式为、、
、
、Y4=
、
、
、Y7=A2A1A0。
当改变输入A2、A1、A0的状态时，可得出相应的结果，其功能表见表2-7。
表2-7 3线-8线译码器功能表
显而易见，对于每一组输入代码，对应着一个确定的输出信号；反过来说，每一个输出都对应了输入变量的一个最小项。
实际中最常用的是集成3线-8线译码器74LS138，其逻辑功能示意图如图2-13所示。
图2-13 74LS138逻辑功能示意图
图中，A2、A1、A0为二进制代码输入端，其输入为原码；
为输出端，低电平有效；
、
、S1为使能端（选通端），其状态控制译码器的工作。当S1=1、
时，译码器正常工作；当S1=0、
时，译码器不工作，此时8个输出端均为高电平，即不译码。表2-8是该译码器功能表。
表2-8 译码器74LS138功能表
由表2-8可以看出，译码器的每一个输出对应了输入变量的一个最小项，即译码器的输出提供了输入变量的所有最小项。
用两片74LS138可以扩展组成一个4线-16线译码器，电路如图2-14所示。
图2-14 两片74LS138级联构成4线-16线译码器电路图
（2）二-十进制译码器
将4位二进制代码（BCD代码）翻译成1位十进制数字的电路，就是二-十进制译码器，又称为BCD码译码器。其中，8421BCD码译码器应用较广泛。
它有4个输入端，10个输出端，因此又称4线-10线译码器。表2-9是二-十进制译码器74LS42功能表。
表2-9 二-十进制译码器74LS42功能表
由表2-9可见，该译码器有4个输入端A0～A3，输入为8421BCD码；有10个输出端
，分别与十进制数0～9相对应，低电平有效。
对于某个8421BCD码的输入，相应的输出端为低电平，其他输出端为高电平。
代码1010～1111没有使用，称作伪码，当输入伪码时，所有输出均为高电平——拒绝伪码。
（3）显示译码器
在数字测量仪表和其他数字系统中，常常需要将测量和运算的结果用数字、符号等直观地显示出来，供人们直接读取结果或监视数字系统的工作情况，为此需要用到显示电路。显示电路的组成框图如图2-15所示。
图2-15 显示电路的组成框图
显示电路通常由译码器、驱动器和显示器三部分组成。其中，把译码器和驱动器集成在一块芯片上，构成显示译码器，它的输入一般为二-十进制代码（BCD代码），输出的信号则用于驱动显示器件（数码显示器），显示出十进制数字来。
显示器按显示材料可以分为荧光、发光二极管、液晶等；还可以按显示内容分为文字、符号、数字等。
目前常用的显示器有发光二极管（LED）组成的七段数码显示器和液晶（LCD）七段数码显示器，它们一般都由a、b、c、d、e、f、g七段发光段组成，因此能驱动它们发光的显示译码器必然就有7个输出端，它们按需要输出相应的高低电平，就能让七段显示器的某些段发光，从而显示出相应的字形来。
1）七段数码显示器。显示器就是用来显示数码、文字或符号的器件。按显示方式可分为分段式、字形重叠式、点阵式。其中，七段显示器应用最普遍，常见的有辉光数码管、荧光数码管、液晶显示器、发光二极管数码管、等离子显示板等。
图2-16a所示的半导体发光二极管显示器是数字电路中使用最多的显示器，它有共阳极和共阴极两种接法。
共阴极接法（见图2-16b）是各发光二极管阴极相接，a～g高电平驱动发光。图2-16c所示为发光二极管的共阳极接法，共阳极接法是各发光二极管的阳极相接，a～g接低电平时亮（低电平驱动发光）。因此，利用不同发光段组合能显示出0～9共10个数字。
为了使数码管能将数码所代表的数显示出来，必须将数码经显示译码器译出，然后，经驱动器点亮对应的段，其中，输出高电平有效的显示译码器可驱动共阴极接法的数码管；低电平有效的显示译码器可驱动共阳极接法的数码管。即对应于一组数码，显示译码器应有确定的几个输出端有信号输出（高电平或低电平）。图2-17所示为输出高电平有效的显示译码器驱动共阴极数码管，显示出数字“9”的示意图。
2）七段显示译码器。七段显示译码器74LS48是一种输出高电平有效、与共阴极七段数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的7个段信号。
图2-16 半导体显示器
a）引脚图 b）共阴极 c）共阳极
图2-17 显示译码器驱动共阴极数码管电路图
图2-18所示为74LS48的逻辑符号和引脚图，图中，A、B、C、D为8421BCD代码输入，Ya～Yg为七段输出。74LS48具有多个辅助控制端，以增强器件的功能，具体如下：
图2-18 74LS48的逻辑符号和引脚图
a）逻辑符号 b）引脚图
① 试灯功能。当试灯输入端
、
时，此时无论其他输入端电平状态如何，输出Ya～Yg均为1，数码管七段全亮，显示8，以测试数码管有无损坏。
② 灭灯（消隐）功能。只要灭灯输入端
，此时无论其他输入端电平状态如何，Ya～Yg均为0，数码管各段熄灭（此时
为输入端）。
③ 动态灭零功能。设置灭零输入端
的目的是把不希望显示的零熄灭。在
的前提下，只要
且输入DCBA=0000时，此时灭零输出端
、Ya～Yg均为0，数码管可使本来应显示的0熄灭。因此灭零输出端
表示译码器处于灭零状态，该端主要用于显示多位数时，多个译码器之间的连接。
④ 数码显示功能。当
、
时，若输入8421BCD码，译码输出端Ya～Yg上产生相应驱动信号，使数码管显示0～9。显示译码器74LS48功能表见表2-10。
表2-10 显示译码器74LS48功能表
3．译码器的应用
（1）用译码器实现组合逻辑函数
译码器的用途很广，除用于译码外，还可以用它实现任意逻辑函数。由于一个n变量的二进制译码器，共有2n个输出，其每一个输出都对应了输入变量的一个最小项（或最小项之非），即2n个输出均为n变量的最小项（或最小项之非），而任意逻辑函数总能写成若干个最小项之和的标准式，所以，用译码器再适当增加逻辑门（如与非门），就可以实现任何一个输入变量不大于n的组合逻辑函数。
当译码器输出低电平有效时，多选用译码器和与非门实现逻辑函数；当输出高电平有效时，多选用译码器和或门实现逻辑函数。
由于74LS138是输出低电平有效的3位二进制译码器，故在用它实现逻辑函数时应附加与非门。具体方法如下：
1）根据逻辑函数的变量数选择译码器。
2）写出所给逻辑函数Y的最小项表达式。
3）将逻辑函数Y与所选用的译码器的输出表达式进行比较，并将两者的输入变量进行代换，最后写出逻辑函数Y与译码器各输出端关系的函数表达式。
4）画出连线图。
由74LS138译码器功能表（表2-8）可得，74LS138的输入、输出关系为
故当S1=1、
时，3线-8线译码器各输出端的函数式为
显然，译码器的每一个输出端都与输入变量的一个最小项相对应。
【例2-5】用74LS138及门电路实现F（A，B，C）=∑m（1，3，5，6，7）。
解：
电路如图2-19所示。
图2-19 例2-5电路图
【例2-6】用74LS138及门电路实现
。
解：
电路如图2-20所示。
图2-20 例2-6电路图
（2）译码器的功能扩展
如果将使能端作为变量输入端，还可以扩展译码器输入端的位数，扩大芯片的功能。例如，用两片74LS138组成4线-16线译码器，如图2-21所示。
图中，74LS138（1）为低位片，74LS138（2）为高位片。此时，将高位片的S1和低位片的
、
相连作为A3。
2.2.3 数据选择器
在数字系统中，常常需要将多路信号有选择地分别传送到公共数据线上去，或者说按要求从多路输入信号中选择一路进行传输（输出），这就需要用到数据选择器。
1．数据选择器的概念及示意图
根据地址码的要求，从多路输入信号中选择其中一路输出的电路，即为数据选择器。它是一种多输入、单输出的组合逻辑电路。
图2-21 两片74LS138组成4线-16线译码器电路
数据选择器能对多路信息进行选择，逐个传输，故又称多路选择器，其功能是在多个输入数据中选择其中所需要的一个数据输出，它是一种多输入单输出的组合逻辑电路，其作用相当于多路开关（单刀多掷开关）。其功能示意图如图2-22所示。
图2-22 数据选择器示意图
2．数据选择器的分类
常用的数据选择器根据输入端的个数分为四选一、八选一、十六选一等。
（1）四选一数据选择器
1）逻辑框图及逻辑符号。图2-23所示是四选一数据选择器的逻辑框图和逻辑符号。其中，A1、A0为控制数据准确传送的地址输入信号；D0～D3为供选择的四路数据输入端；
为使能端（选通端），低电平有效；Y为输出端。
图2-23 四选一数据选择器
a）逻辑框图 b）逻辑符号
2）逻辑功能及输出逻辑表达式。当使能端
时，选择器不工作，禁止数据输入，此时无论控制端A1、A0为何种状态，输入数据D0～D3都不能被传送到输出端，Y=0；当
时，选择器正常工作，允许数据选通，此时根据A1、A0的不同取值即可选择相应的输入信号输出。当A1A0分别取值为00、01、10、11时，输出Y分别选择D0、D1、D2、D3。其功能表见表2-11。
表2-11 四选一数据选择器功能表
Y的逻辑表达式为
集成双四选一数据选择器74LS153的逻辑符号和引脚图如图2-24所示。
图2-24 双四选一数据选择器74LS153
a）逻辑符号 b）引脚图
双四选一数据选择器74LS153包含两个完全相同的四选一数据选择器，两个数据选择器有公共的地址输入端，而数据输入端和输出端是各自独立的。
通过给定不同的地址代码，即可从4个输入数据中选出所要的一个，并送至输出端Y。
（2）八选一数据选择器（集成数据选择器74LS151）
74LS151是一种典型的集成电路数据选择器，它有3个地址输入端A2、A1、A0，8个数据输入端D0～D7，两个互补的输出端W和
，一个控制输入端（使能端）
，图2-25所示为其电路符号示意图，其功能表见表2-12。
图2-25 74LS151电路符号示意图
表2-12 八选一数据选择器功能表
输出W的逻辑表达式为
3．数据选择器的应用
数据选择器除了能够传送数据外，还能方便而有效地实现组合逻辑函数，是目前被广泛使用的中规模集成逻辑部件之一。
如前所述，一个具有n个选择输入端（地址码控制端）的数据选择器MUX能对2n个输入数据进行选择。如当n=3时，可实现八选一；n=4时可实现十六选一等。因此，选用八选一的MUX可以实现任意3输入变量的组合逻辑函数；选用十六选一的MUX可以实现任意4输入变量的组合逻辑函数等。具体方法如下：
1）写出欲实现的逻辑函数Y的最小项表达式。
2）写出数据选择器的输出W的表达式。
3）比较Y与W两式中最小项的对应关系，首先把选择器地址输入端的变量用逻辑函数Y中的变量取代，然后在W中找到Y中所包含的全部最小项。
4）W式中包含Y式中的最小项时，其对应数据值取1；没有包含Y式中的最小项时，对应数据取0。画出逻辑图（连线图）。
【例2-7】用八选一数据选择器74LS151实现逻辑函数
。
解：（1）把逻辑函数Y写成最小项表达式的形式：
（2）写出八选一数据选择器的输出逻辑函数表达式：
W=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7
（3）将Y式中A2、A1、A0用A、B、C来代替，并且在逻辑函数W中找到逻辑函数Y中所包含的最小项m0、m1、m3、m6。
（4）令与最小项m0、m1、m3、m6对应的数据D0=D1=D3=D6=1；与其他最小项对应的数据D2=D4=D5=D7=0，画出该逻辑函数的逻辑图，如图2-26所示。
【例2-8】用数据选择器实现逻辑函数
。
解：
按【例2-7】同样的方法，则有D0=D3=D5=D7=1，D1=D2=D4=D6=0。
画出逻辑图，如图2-27所示。
图2-26 例2-7的逻辑图
图2-27 例2-8的逻辑图
【例2-9】用数据选择器实现逻辑函数
。
解：
按【例2-7】同样的方法，则有D0=D1=D6=1，D2=D3=D4=D5=D7=0。
画出逻辑图，如图2-28所示。
【例2-10】用数据选择器实现三变量多数表决电路。
解：按组合逻辑电路的设计步骤进行电路设计，可得其输出逻辑表达式（最简与或表达式）为
。
按【例2-7】同样的方法，则有D0=D1=D2=D4=0，D3=D5=D6=D7=1。
画出逻辑图，如图2-29所示。
图2-28 例2-9的逻辑图
图2-29 例2-10的逻辑图
2.2.4 加法器
数字系统的基本任务之一是进行算术运算。在数字系统中，加、减、乘、除均可利用加法器来实现，所以加法器便成为数字系统中最基本的运算单元。
1．半加器（Half Adder）
两个1位二进制数相加而不考虑来自低位进位的加法运算称为半加，实现半加运算的电路称为半加器，简称HA。
如两个1位二进制数A与B相加，本位和为S，进位输出用C表示，则其真值表见表2-13。
表2-13 半加器的真值表
由表2-13可以写出半加器的输出逻辑表达式为
根据半加器的逻辑函数表达式，可画出其逻辑电路，如图2-30a所示，逻辑符号如图2-30b所示。
图2-30 半加器逻辑电路与逻辑符号
a）逻辑电路 b）逻辑符号
2．全加器
完成两个1位二进制数和相邻低位来的进位数相加的逻辑电路称为全加器。假设本位的加数和被加数分别为Ai和Bi，低位的进位为Ci-1，三者相加，本位和为Si，向高位的进位为Ci，其真值表见表2-14。
表2-14 全加器的真值表
由表2-14可求出全加器的逻辑函数表达式为
根据全加器的逻辑函数表达式，可画出其逻辑电路，如图2-31a、b所示，逻辑符号如图2-31c所示。
图2-31 全加器逻辑电路与逻辑符号
a）用与门、或门、非门实现 b）用与或非门和非门实现 c）逻辑符号
3．多位加法器
能够实现多位二进制数相加运算的电路称为多位加法器。多位二进制数相加时，可以用一个全加器将各位加数串行输入，逐位相加；也可以用多个全加器构成并行输入、串行（逐位）进位加法器。
图2-32所示为由4个全加器组成的4位串行进位加法器。
图2-32 4位串行进位加法器
以上每一位的加法运算必须在低一位的运算完成之后才能进行，称为串行进位。这种加法器的逻辑电路比较简单，但运算速度较慢。而超前进位的加法器，使每位的进位只由加数和被加数决定，利用快速进位电路把各位的进位同时算出来，从而提高了运算速度。
集成四位加法器74LS283是4位超前进位加法器，可实现两个4位二进制数的相加运算。其逻辑功能示意图和引脚图如图2-33所示。
图中，A3～A0和B3～B0是两个4位二进制数加数输入端，S3～S0是4位二进制数相加的和数输出端，CI是低位来的进位输入端，CO是向高位的进位输出端。
图2-33 4位超前进位加法器74LS283
a）逻辑符号 b）引脚图
4．加法器的灵活应用
加法器除了能够进行二进制数的算术运算外，还可以用来设计代码转换电路等。
【例2-11】设计一个代码转换电路，将8421BCD码转换为余3码。
解：输入为8421BCD码，用D、C、B、A表示，输出为余3码，用Y3、Y2、Y1、Y0表示。对应于同一十进制数，余3码总比8421BCD码多3（0011），故有
Y3 Y2 Y1 Y0=DCBA+0011
根据上式，用一片4位加法器74LS283即可实现代码转换。只要令74LS283的一组加数输入端A3A2A1A0=DCBA（即输入8421BCD码），另一组加数输入端B3B2B1B0=0011，进位输入端CI置0，则输出端S3S2S1S0=Y3Y2Y1Y0，即可得到余3码，代码转换电路如图2-34所示。
图2-34 代码转换电路
2.2.5 数值比较器
在数字系统中，特别是在计算机中，经常需要比较两个数值的大小。
用于比较两个二进制数大小的组合逻辑电路称为数值比较器，简称比较器。它广泛用于计算机、仪器仪表和自动控制等设备中。
对于两个位数相同的二进制数A和B，比较结果有A＞B、A＜B和A=B三种。
1.1 位数值比较器
两个1位二进制数A和B进行比较，比较结果有3种情况：A＞B、A＜B和A=B，分别用Y（A＞B）、Y（A＜B）和Y（A=B）表示。设A＞B时，Y（A＞B）=1；A＜B时，Y（A＜B）=1；A=B时，Y（A=B）=1。则可列出1位数值比较器的真值表，见表2-15。
表2-15 1位数值比较器的真值表
由1位数值比较器的真值表2-15可得，输出逻辑函数表达式为
根据输出逻辑表达式，可画出1位数值比较器的逻辑图，如图2-35所示。
图2-35 1位数值比较器的逻辑图
2.4 位数值比较器
多位数值比较器的比较规则是从高位到低位逐位比较的。
设两个4位二进制数A3A2A1A0和B3B2B1B0进行比较，先比较最高位A3和B3，如果A3＞B3，则A＞B；如果A3＜B3，则A＜B。如果A3=B3，比较次高位A2和B2，A2＞B2，则A＞B；A2＜B2，则A＜B。如果A2=B2，还需比较A1和B1，依次类推。
（1）集成4位数值比较器
集成4位数值比较器74LS85逻辑符号和引脚图如图2-36所示。
图2-36 集成4位数值比较器74LS85
a）逻辑符号 b）引脚图
图中，A3～A0和B3～B0为两个4位二进制数输入端；Y（A＞B）、Y（A＜B）、Y（A=B）为3个比较结果输出端，高电平有效；I（A＞B）、I（A＜B）、I（A=B）为3个级联输入端。74LS85功能表见表2-16。
表2-16 集成4位数值比较器74LS85功能表
从4位数值比较器74LS85的功能表2-16可知，当两个4位二进制数不相等时，比较结果取决于两数本身，与级联输入端无关，当两个4位二进制数相等时，比较结果取决于级联输入端的状态。
（2）数值比较器的应用
4位数值比较器74LS85应用时应注意两点：一是比较两个4位二进制数时，可以使级联输入端I（A＞B）=I（A＜B）=0，I（A=B）=1；二是两个4位以上8位（含8位）以下的二进制数可采用分段比较方法，即先比较两个高4位数，当高位数相等时，再比较低4位数。
利用4位数值比较器74LS85的级联输入端，可以扩展数值比较器的位数。
【例2-12】试用两片74LS85组成一个8位数值比较器。
解：两个8位二进制数A7A6A5A4A3A2A1A0和B7B6B5B4B3B2B1B0比较，先比较高4位（A7～A4、B7～B4），高4位不相等时，最终比较结果取决于高4位的比较结果；高4位相等时，再比较低4位（A3～A0、B3～B0），因此低4位比较结果应作为高4位比较条件，即低4位比较器的输出Y（A＞B）、Y（A＜B）、Y（A=B）应分别与高4位比较器的级联输入端I（A＞B）、I（A＜B）、I（A=B）相连，同时低4位比较器的级联输入端I（A＞B）=I（A＜B）=0、I（A=B）=1。两片74LS85组成8位数值比较器的电路如图2-37所示。
图中，高4位A7A6A5A4和B7B6B5B4分别接到高位片74LS85（2）的数据输入端A3～A0和B3～B0上，低4位A3A2A1A0和B3B2B1B0分别接到低位片74LS85（1）的数据输入端A3～A0和B3～B0上，高位片74LS85（2）的输出Y（A＞B）、Y（A＜B）、Y（A=B）作为8位数值比较器的比较结果输出端。
图2-37 两片74LS85组成8位数值比较器的电路
技能训练1 用译码器实现逻辑函数
1．训练目标
1）熟悉74LS138的逻辑功能，理解使能端的作用。
2）能熟练完成3变量多数表决电路搭接与电路功能检测。
2．训练器材
1）数字电子技术技能训练开发板。
2）集成电路74LS20、74LS138、杜邦线若干。
3．训练电路原理分析
变量译码器用以表示输入变量的状态，若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用，而每一个输出所代表的函数对应于n个输入变量的最小项。以3线-8线译码器74LS138为例进行分析。
其中，A0、A1、A2为地址输入端，
为译码器输出端，S1、
、
为使能端。74LS138功能见表2-17。
表2-17 74LS138功能表
二进制译码器能方便地实现逻辑函数，如图2-38所示。利用使能端能方便地将两个3线-8线译码器组合成一个4线-16线译码器，如图2-39所示。
图2-38 二进制译码器实现逻辑函数
图2-39 两个3线-8线译码器合成4线-16线译码器
4．训练内容和步骤
1）利用开发板测试74LS138译码器的逻辑功能，并记录实验数据。
2）设计3人表决器电路并验证电路的逻辑功能。
3）用74LS138及与非门设计一个四变量多数表决电路，其中D0必须同意，决议才通过，要求画出逻辑电路图，正确接线并测试电路的逻辑功能，列出表述其功能的真值表，记录实验数据。
5．训练报告要求
1）列出具体实验步骤。
2）整理实验测试结果，说明74LS138译码器的功能。
3）画出用74LS138及与非门构成的多数表决电路的逻辑电路图，列出真值表。
技能训练2 用数据选择器实现逻辑函数
1．训练目标
1）熟悉74LS151的引脚排列并验证其功能。
2）用74LS20和74LS151按要求完成电路设计并进行功能测试。
2．训练器材
1）数字电子技术技能训练开发板。
2）集成电路74LS00、74LS151，杜邦线若干。
3．训练内容与步骤
1）利用数字逻辑实验箱测试74LS151八选一数据选择器的逻辑功能，并记录实验数据。
2）设计三人表决器电路并验证电路的逻辑功能。
3）试设计一个交通信号灯故障报警电路。
交通信号灯有红、黄、绿三色。只有当其中一只亮时为正常，其余状态均为故障。要求用74LS151及辅助门电路实现，设计出逻辑电路图，拟出实验步骤，接线并检查电路的逻辑功能，列出表述其功能的真值表，记录实验数据。
4）试设计一个密码锁。锁上有4个锁孔A、B、C、D，当按下A和D，或A和C，或B和D时，再插入钥匙，锁即打开。若按错键孔，当插入钥匙时，锁打不开，并发出报警信号。要求用74LS151及辅助门电路实现，设计出逻辑电路图，拟出实验步骤，接线并检查电路的逻辑功能，列出表述其功能的真值表，记录实验数据。
4．训练报告要求
1）列出具体实验步骤，整理实验测试结果，说明74LS151八选一的功能。
2）列出具体实验步骤，画出用74LS151及辅助门电路构成的设计电路图，列出真值表，求出逻辑表达式。