前言

计算机技术和微电子工艺的发展，使得现代数字系统设计和应用进入一个新的阶段，新的设计工具和设计方法不断推出。与之相适应，可编程逻辑器件也不断升级，功能越来越强，硬件描述语言也不断发展，功能上更加丰富，操作上也更加便捷。

现代数字系统设计一般采用硬件描述语言实现。作为数字系统设计开发人员，必须至少掌握一种硬件描述语言。Verilog HDL和VHDL已成为IEEE的标准硬件描述语言，而Verilog HDL具有简捷、高效、易学、功能强的特点，具有广泛的应用群体，并且在工程实际中，基于FPGA/CPLD器件的数字应用系统占很大比例，因此本书基于FPGA/CPLD器件开发工具QuartusⅡ及硬件描述语言Verilog HDL讲述现代数字系统设计。

本书共分8个项目，全面介绍了Verilog HDL的语法和语句结构，通过实例由浅入深地展示了利用Verilog HDL进行数字系统设计的方法和技巧。书中所有的实例全部通过了调试验证。由于数字系统设计一直在不断发展变化，要熟练掌握数字系统设计和FPGA/CPLD技术的精髓，需要设计人员在不断实践的过程中，不懈地摸索和积累，逐步提高自己的数字系统设计水平。读者如果还需要深入学习FPGA/CPLD数字系统开发技术，可参考其他专门书籍。

本书由任全会主编并编写项目3、项目4、项目5，孙逸洁老师编写了项目1、项目2、项目6，江兴盟老师编写了项目7、项目8。

本书可作为高职高专电子工程、通信、电气自动化、计算机应用技术、仪器仪表等专业的教材，也可作为自学用书。

由于水平所限，本书编写虽然做了很大努力，书中疏漏之处仍在所难免，真诚希望广大读者给予批评指正。

编者

2018年12月