2.1 逻辑门单元

逻辑门单元是实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门单元分为组合逻辑门单元和时序逻辑门单元两种。CMOS工艺下，数字电路逻辑门单元主要由PMOS和NMOS晶体管构成。反相器逻辑门单元如图2-1所示。

图2-1 反相器逻辑门单元

反相器逻辑门的逻辑功能是根据输入数据的逻辑电平进行逻辑取反的求值运算，并通过输出导出求值结果。其输出结果有两个状态：高电平和低电平，分别对应数字逻辑的1和0。

时序分析中逻辑门延时和信号线延时这两个参数值组成的阶段延时（stage delay）是时序分析中计算延时的主要组成部分，如图2-2所示。

图2-2 阶段延时组成

逻辑门延时定义为逻辑单元自身逻辑求值的时间。不同的逻辑门单元对应不同的逻辑门延时，那么反相器逻辑门单元自身的求值时间就对应该反相器的逻辑门延时。信号线延时的定义为：逻辑信号从逻辑门单元的输出端口开始在互连线上传播到下一级逻辑输入端口的延时。