1.5 进入HDL设计界面

本节介绍从项目管理器进入HDL设计界面，操作原理图，并且学习一些基本指令。

1.启动项目管理器界面

项目管理器（Project Manager）是对用户的设计进行统一管理和环境设计的工具，是板级设计工具的整合环境。项目管理器可以创建设计项目和库项目，设置项目，导入、导出和归档项目。通过项目管理器可以方便地进入各个设计环节，如原理图设计、PCB设计、高速仿真等，还可以进行原理图到PCB的转换、设计环境的设置等，界面设计非常合理。

（1）在Windows操作系统中，选择Start→Programs＞Cadence SPB 16.3→Project Manager命令，可启动项目管理界面。

（2）在UNIX操作系统中，输入Project。

（3）单击Allegro PCB Design HDL XL（PCB Design Expert），勾选Use As Default选项并单击OK按钮，这一操作表示下次执行同样的命令时不会弹出选择对话框，而是默认打开上次所选的软件。

（4）在项目管理器界面，如图1-5-1所示，单击Open Project项进入User1/ftb/reference目录，如图1-5-2所示。选择reference.cpm项目文件，然后双击打开。

2.进入原理图编辑器

（1）单击Design Entry项，进入原理图设计，原理图编辑器窗口会显示一个原理图，如图1-5-3所示。

（2）选择View→Console Window命令确保控制窗口为开启状态，如图1-5-4所示。

（3）选择View→Hierarchy Viewer命令确保层次窗口为开启状态。

（4）选择View→Global Navigate命令确保全局导航窗口为关闭状态。

3.转换页面

（1）在标题栏中显示的是将要编辑的原理图文件信息，即ROOT.SCH.1.1。它的格式为＜Cell＞.＜View＞.＜Version＞.＜Page＞，即＜设计＞.＜视图＞.＜版本＞.＜页码＞。这里的Version 并不是原理图多次修改的版本号，而是将该原理图作为一个单一的逻辑功能元件时，出现在原理图中的元件符号版本。

（2）工具栏上的Next按钮和Previous Page按钮是用来控制两个原理图转换的。切换页面的同时，顶部原理图文件信息也在变换。

4.层次图的操作

（1）打开原理图ROOT的第2页，放大DATA周围的区域，如图1-5-5所示。

（2）单击Descend图标，然后选中DATA层次模块。使用Descend指令可以查看原理图内部层次模块，如图1-5-6所示。

（3）检查DAAMP原理图。单击Ascend图标，返回ROOT原理图。

5.使用层次视图

（1）Hierarchy Viewer窗口的功能是方便地定位查看设计并对层次中的模块重新排序。在层次窗口，单击层次图列表下的data，如图1-5-7所示。

（2）单击层次视图下拉列表中的daamp和ram，放大ram设计中的一页，单击Show/Hide Unconnected Pins图标，在原理图上显示出未连接的引脚，如图1-5-8所示。

（3）单击层次视图下拉列表中的root返回层次图首页。层次视图可以方便地浏览层次图。

6.使用帮助菜单

（1）选择Help→Documentation命令，Allegro Design Entry HDL的用户界面就会显示出来。这个弹出的页面使用户和使用向导相连接，如图1-5-9所示。

（2）选择File→Quit命令可关闭Cadence的帮助窗口，退出原理图。