Cadence Concept-HDL&Allegro原理图与电路板设计
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人

5.2 差分对(Differential Pair)

1.创建差分对电气约束设置

(1)选择Electrical Constaint Set→Routing→Differential Pair工作表,如图5-2-1所示。

(2)在右边的窗口,在root设计的Objects栏上单击右键并从下拉菜单中选择Create→Electrical CSet命令,如图5-2-2所示。ECSet命名为diffpair,如图5-2-3所示。

图5-2-1 约束管理器

图5-2-2 菜单栏

(3)在Objects一栏下多了DIFFPAIR一栏,如图5-2-4所示。

图5-2-3 Create Electrical CSet对话框

图5-2-4 设置Objects栏

2.定义差分对规则

(1)在Uncoupled Length下的Gather Control栏中选择Include,如图5-2-5所示。

(2)在Uncoupled Length Max区域输入600,即非耦合长度最多是 600mil。Uncoupled Length值限制差分对一对网络之间不匹配的长度。如果Gather Control 被设置为Ignore,则实际非耦合长度包括两个Gather Point之间耦合带之外的长度,当超过Max 值时,就会产生冲突。

图5-2-5 设置Uncoupled Length栏

(3)在Phase Tolerance区域输入200mil。Phase Tolerance 约束确保差分对成员在转换时是同向和同步的,单位是时间ns 或者长度mil。当前输入的值反映的是差分对成员间的时间或者长度的差值,当差值超出Tolerance 值时,就会有冲突。

(4)在Primary Gap区域输入6,在Primary Width区域输入7。

➢Primary Width:设置的是差分对成员的理想宽度。

➢Primary Gap:设置的是差分对之间边到边的理想间距。(+/−)Tolerance 值是允许的偏差值,如果间距偏差在许可范围内,差分对被认为是耦合的。

(5)在(+)Tolerance和(−)Tolerance区域输入0.1,设置如图5-2-6所示。

图5-2-6 设置DIFFPAIR对象

(6)在Constraint Manage窗口,选择File→Save命令,保存设置。

3.定义差分对信号

(1)单击Net→Routing→Differential Pair工作表,如图5-2-7所示。

(2)在Objects一栏,选择网络FPGA和HS,如图5-2-8所示。

(3)选择Objects→Create→Differential Pair命令,在Create Differential Pair窗口,如图5-2-9所示,Diff Pair Name区域默认为DP1,选择FPGA和HS网络。在Create Differential Pair窗口,单击Create和Close按钮。

图5-2-7 约束管理器

图5-2-8 Objects栏

图5-2-9 Create Differential Pair窗口

(4)Objects一栏显示为DP1,网络列表如图5-2-10所示,Type一栏里显示为DPr(差分对)。

(5)选择BRD和BWR,重复这个步骤设置名为DP2的差分对,如图5-2-11所示。

图5-2-10 显示的差分对

图5-2-11 Objects栏

(6)选择BRESET和SEL并创建名为DP3的差分对,如图5-2-12所示。

图5-2-12 Create Differential Pair窗口

(7)在Constraint Manager窗口,选择File→Save命令,保存设置。

4.为差分对设置电气约束

(1)在Objects一栏,单击左键选择3个差分对对象,如图5-2-13所示。

图5-2-13 选择3个差分对对象

图5-2-14 Electrical CSet References对话框

(2)选择Objects→Constraint Set References命令,选择DIFFOAIR并单击OK按钮,如图5-2-14所示。

(3)在Electrical CSet Apply Information窗口单击Close命令,Referenced Electrical CSet一栏显示了3个DIFFPAIR,如图5-2-15所示。

图5-2-15 查看3个差分对

(4)在约束管理器中,选择File→Save命令,保存设置。